基于FPGA的低延迟高频交易系统架构探讨
各位量化同好，最近在开发一套基于Xilinx UltraScale+ FPGA的极速行情解析系统，想和大家探讨几个关键设计点。1. 纳秒级时间戳同步：通过PTPv2协议实现跨交换机的时间同步，实测网络延迟抖动控制在23ns以内。但遇到DMA传输时存在约80ns的时钟偏移，不知各位有没有优化经验？
2. 自定义协议解析：针对上期所CTP协议的UDP组播优化了帧重组算法，目前单FPGA可并行处理16路万兆行情流。有个有趣的现象：在orderbook重建时采用双BRAM乒乓缓存比用URAM节省了17%的LUT资源。
3. 风控模块硬件化：把最大订单量校验和撤单频率检测做成了流水线逻辑，能在3个时钟周期内完成风险判断（250MHz主频）。不过动态阈值调整的硬件实现还在调优中。
特别想请教：在你们实际部署中，是用纯FPGA方案还是FPGA+CPU异构方案？我们测试发现CPU参与订单生成会引入1.2us的额外延迟，但策略迭代确实更方便。欢迎交流具体的技术实现细节！
页:
[1]