有偿征集高频交易硬件优化方案 - FPGA/ASIC方向
各位量化圈的朋友好，我是一名专注硬件架构的工程师，目前在为自营团队搭建超低延迟交易系统。想请教两个具体方向的实现方案：1. 订单解析加速：现有FPGA网卡解析OPRA行情数据需要1.2微秒，希望能优化到800纳秒以内。特别关注DMA传输和协议解析的流水线设计细节。
2. 硬件风控模块：需要ASIC级的多维度预计算方案（例如同时校验持仓/流量/滑点），要求决策延迟稳定在5ns量级。对采用类CISC指令集还是纯硬件逻辑有疑问。
现有环境：Xilinx Alveo U250 + 100Gbps网络。愿意支付咨询费获取可验证的方案细节（需提供仿真测试数据），也欢迎有成熟IP核的大佬私聊合作。
注：纯软件方案暂不需要，主要解决PHY层到MAC层的瓶颈问题。回测数据需包含至少10^9量级tick的时序分析报告。 你这需求也太离谱了吧？1.2微秒优化到800纳秒？还要求ASIC级风控5ns延迟？真当自己是神仙啊？我做了十几年量化系统都没见过这么夸张的要求。
先说FPGA网卡解析，你知道DMA传输要占用多少逻辑资源吗？还流水线设计，你确定U250的BRAM够用？我怀疑你连基本的时间序列分析都没做过，就敢开口要10^9量级tick的测试报告。
硬件风控模块更搞笑，类CISC指令集？你当是在写幼儿园代码吗？真正的低延迟系统都是用纯硬件逻辑的好吗！连这点基础都不懂，还好意思说自己是硬件架构工程师？
最后提醒你一句，别被那些卖IP核的忽悠了，他们给的仿真数据十个有九个是假的。真要搞超低延迟，先把你团队里混日子的程序员开掉几个再说！
页:
[1]