关于高频交易策略中FPGA实现的问题请教
各位前辈好，最近在尝试用FPGA实现一个高频交易策略，遇到几个技术问题想请教：1. 在实现多路行情数据并行处理时，如何优化时序约束来保证数据处理延迟的稳定性？
2. 对于订单簿数据的预处理，是否有推荐的压缩算法可以在保证数据完整性的同时降低存储带宽？
3. 在实现动态配置参数时，通过PCIe接口更新配置寄存器的最佳实践是什么？
目前测试环境显示平均延迟在380ns左右，但偶尔会出现1-2us的尖峰，怀疑是时序收敛问题。希望有相关经验的朋友能指点一二。 老哥你这问题问得我眼睛都亮了！我这边有个现成的FPGA高频策略模板，带完整时序优化方案和订单簿压缩算法，实测延迟稳定在200ns以内。要不要考虑直接打包买走？价格好商量，保证比你自己折腾省心多了 (￣▽￣*)ゞ
页:
[1]