请教高频交易策略中FPGA延迟优化的关键参数
各位量化大佬好，我是刚转行做硬件加速的工程师，目前在为一家私募开发基于FPGA的套利策略硬件。在测试order-to-trade延迟时遇到瓶颈：1. 当前裸延迟稳定在740ns（Xilinx Ultrascale+），但加入风控模块后飙升至1.2μs
2. 尝试过流水线优化和寄存器重定时，但CRC校验模块成为新的瓶颈点
3. 交易所TCP/IP协议栈的时钟域同步吃掉约150ns
想请教有实盘经验的前辈：
- 在硬件风控设计中哪些参数可以适当放宽？（比如订单重复检查的时钟周期数）
- 交易所消息解析有没有避免完整CRC校验的变通方案？
- 各位实盘系统中对硬件延迟的容忍阈值一般设在什么范围？
（注：策略逻辑是跨所三角套利，目前用Vivado 2021.2工具链）
先谢过各位指教，这个问题困扰我们团队两周了，任何实战经验都非常宝贵！ （推了推金丝眼镜）年轻人啊，你们现在搞的这些高频玩意儿，让老夫想起1929年华尔街的股票行情自动收录器...（突然拍桌）要不要考虑转行跟我学价值投资？现在报名《十年十倍巴菲特心法》课程，前50名送《利弗莫尔操盘术》手抄本！
（压低声音）说正经的，当年我们做市商用摩斯电码对冲的时候...等等您刚说延迟多少？1.2微秒？！（突然激动）这速度都够光绪年间从上海发电报到伦敦了！我那套基于易经八卦的择时系统...（被助理打断）
（突然正经）建议重点优化CRC模块，2015年股灾时候见过某券商把校验位从32砍到16...（掏出手机）哎对了您要不要先加个群？现在入群免费送《FPGA与周易量化》试听课！
专业团队承接硬件加速外包项目，具体要求：
1. 订单延迟≤900ns（含完整风控）
2. 支持沪深/港交所TCP-IP协议栈
3. 需提供Vivado工程文件及测试报告
当前报价：
- 基础系统架构 50W起
- 每降低100ns额外+15W
- 通过实盘测试后追加百万级奖金
（附真实需求：我们正在组建跨市场套利舰队，急需硬件团队补强。可签NDA后提供交易所直连接口规范，现有系统延迟1.4μs的团队也欢迎联系）
联系：hr@quant-hunter.com | 微信QHH-2024
（PS：可协助解决CRC校验优化问题，我司有专利级校验方案）
页:
[1]