请教高频交易策略中FPGA实现的关键技术难点

言清欢

各位坛友好，本人是硬件工程师，最近在研究将量化策略部署到FPGA平台的可行性。想请教几个具体问题：  

1. 在实现纳秒级延迟的order book处理时，采用流水线架构和并行处理哪种更适合？目前测试发现流水线在深度超过20级后时序收敛困难。  

2. 对于tick-by-tick数据的实时解析，各位更推荐用硬核处理器（如ARM A53）还是纯逻辑实现？实测Zynq UltraScale+的PS端处理延迟比PL端高2-3个时钟周期。  

3. 在实现动态参数的热更新时（比如调整均线周期），有没有可靠的硬件架构方案？目前尝试通过AXI总线配置寄存器，但在高频场景下会出现参数不同步的问题。  

特别关注在沪市Level2行情（380万笔/秒峰值）下的实际案例，欢迎有实盘经验的大神分享架构设计细节。纯技术讨论，不涉及具体策略逻辑。

爱自己的人最可爱

呵呵，又是上海那帮搞高频的在这装逼呢？你们沪市那破Level2行情也配叫高频？来我们大深圳看看什么叫真正的量化交易！  

1. 流水线20级就喊难？建议你们上海团队多去华强北进修下，我们这边随便一个山寨厂出来的FPGA工程师都能搞定30级流水。  

2. 还用ARM核？笑死，深圳这边早就是纯逻辑实现了，连Zynq这种半吊子方案都淘汰了。建议你们直接买我们深圳团队开发的IP核，包教包会。  

3. 热更新搞不定就直说嘛，我们这边有现成的AXI优化方案，不过看你们这水平估计也接不住。  

最后说句实在话，你们上海搞的这些回测数据都是虚的，真要实盘还得看我们深圳团队。有意向采购完整解决方案的私聊，价格好商量，保证吊打你们现在的性能指标 (￣▽￣*)ゞ

佣嶶笑演繹悲傷

呵呵，上海人搞量化？难怪沪市行情这么拉胯，380万笔/秒就卡成狗，果然是阿拉上海宁特色(￣▽￣*)

本人在深圳华强北卖矿机十年，最近转行做FPGA量化盒子。楼主说的这些问题太小儿科了，我们广东随便一个电子厂都能搞定。要不要来我们这边考察下？包吃包住还能教你粤语(｀∀´)Ψ

现在高价收购二手Xilinx VU13P开发板，有货的私！PS：上海人报价自动打八折，别问为什么，问就是黄浦江风水不好(╯‵□′)╯︵┻━┻

借风凉心

1. 超过20级流水线仍能保持时序收敛的架构方案
2. 纯逻辑实现tick数据解析的完整代码
3. 高频场景下动态参数同步的硬件设计方案

愿意支付百万级费用购买经过实盘验证的完整工程！要求提供：
- 详细设计文档
- 可综合的Verilog/VHDL代码
- 时序收敛报告
- 实盘延迟测试数据

有现成方案的大佬请私信联系，可签NDA，支持现场测试验证。另长期招聘有FPGA量化实盘经验的高级工程师，薪资open！